第五章触发器

1第5章触发器内容提要：（1）基本RS触发器和钟控RS触发器；（2）电平触发D触发器和边沿触发D触发器；（3）边沿触发JK触发器；（4）不同触发器之间的互相转换。25.1RS触发器

主要内容：触发器的概念基本RS触发器的电路组成和逻辑功能时钟的概念钟控RS触发器的电路组成和逻辑功能

RS触发器的实际应用35.1.1基本RS触发器

1．基本RS触发器的电路结构和逻辑功能

Q和为两个互补的输出端，并且定义Q=0，=1为触发器的0状态;Q=1，=0为触发器的1状态。4根据输入信号R、S的不同取值组合，触发器的输出与输入之间的关系有4种情况：（1）当S=R=0时，电路状态保持不变，即原来的状态被触发器存储起来，这体现了触发器具有记忆功能。（2）当S=0，R=1时，触发器为0状态。这种情况称为触发器置0或触发器复位，故R输入端称为复位端或置0输入端。(结合（1）（2）可看出，输入端为高电平有效)5（3）当S=1，R=0时，触发器为1状态。这种情况称为触发器置1或触发器置位，故S输入端称为置位端或置1输入端。（4）当S=1，R=1时，两个输出端均为0状态。触发器的两输出互补的逻辑关系被破坏。

当两个输入信号都同时撤走（变到0）后，触发器的状态将不能确定是1还是0。因此这种情况应当避免。6表5-1或非门组成的基本RS触发器的真值表RSQ触发器状态00110101不变100*不变010*保持置1置0不定7对于左图，可作同样分析。这种触发器是以低电平作为输入有效信号的，在逻辑符号的输入端用小圆圈表示低电平输入信号有效。8表5-2与非门组成的RS触发器的真值表RSQ触发器状态001101011*01不变1*10不变不定置0置1保持9如图5所示，R、S为与非门组成的基本RS触发器的输入波形，根据其真值表，可确定输出端Q和的波形（设Q的初始状态为0）。10

2．集成基本RS触发器74LS279

115.1.2钟控RS触发器

大部分触发器是同步的双稳态电路，同步的意思就是只有某信号到来时触发器的输出才会改变。该信号称为时钟脉冲（ClockPulse，简称为时钟，用CP表示）这种受时钟信号控制的RS触发器称为钟控RS触发器。CP:时钟脉冲(ClockPulse)

12

（1）当CP=0时，输入信号R、S不会影响输出端的状态，故触发器保持原状态不变。此时状态称为“原状态”，用Qn表示。（2）当CP=1时，R、S信号通过G1、G2门反相后加到由G3、G4门组成的基本RS触发器上，此时的状态称为“新状态”，用

Qn＋1表示。SR基本RS触发器13SRSRQ0001不变Q11**SR1101101001101100SR14表5-3钟控RS触发器状态转换真值表CPSRQnQn+1功能说明00××××0101Qn+1=Qn保持1100000101Qn+1=Qn保持1101010100Qn+1=0置01110100111Qn+1=1置1111111011*1*不定15

根据上述真值表，故有钟控RS触发器的特性方程为：

钟控RS触发器虽然没有实际的IC产品，但它是D触发器、JK触发器的基础。165.1.3RS触发器的应用

例5-1机械开关触点“抖动”消除电路。机械开关的共同特性是当开关从一个位置扳到另一个位置时，会在最终形成固定接触之前发生几次物理震动或抖动。虽然这些抖动间隔非常短暂，但是它们可以产生瞬间电压峰值而形成“毛刺”。

17185.2D触发器主要内容电平触发与边沿触发的概念电平触发D触发器的特点与逻辑功能边沿触发D触发器的特点与逻辑功能异步清0与异步置1集成D触发器74LS74195.2.1电平触发D触发器为了解决钟控RS触发器的R、S之间的约束问题，可对钟控RS触发器稍加修改，即将其R端接至G1门的输出端，并将S改为D。在时钟脉冲作用期间（CP=1时），将输入信号D转换成一对互补信号送至基本RS触发器的两个输入端，使基本RS触发器的两个输入信号只能是01或者是10两种组合，解决了对输入的约束问题。20当CP=1时，将，，代入钟控RS触发器的特性方程，即得到D触发器的特性方程为：21

由此可见，在时钟脉冲的作用下，D触发器的新状态仅取决于输入信号D，而与原状态无关。DQnQn+1010100110101表5-4D触发器真值表（CP=1时）由于D触发器是在CP=1期间控制D触发器的状态变化，所以称为电平触发D触发器。故也称为D锁存器。其集成电路型号有74LS373和74LS75。22直接输出D直接输出D锁存不变锁存不变电平触发的特点示意图CP=1CP=1CP=0CP=023

这种电平触发的D触发器存在的问题是：在CP=1期间如果D端信号有变化，则输出状态也随之改变。在一个时钟脉冲周期中，触发器发生多次翻转的现象叫做空翻，如图所示。24

例5-2

如图5-8所示为电平触发D触发器的CP信号和D输入信号，设初始状态为0，确定输出端Q的波形。CPDQ255.2.2边沿D触发器

边沿触发的触发器只在时钟脉冲的上升沿或下降沿时刻改变输出状态，并且边沿前一瞬间的输入信号有效。逻辑符号中，“>”表示CP为边沿触发，以区分于电平触发，“。”表示下降沿触发。

26边沿触发（如上升沿）的特点示意图Q初态只在时钟脉冲的上升沿或下降沿时刻改变输出状态，并且边沿前一瞬间的输入信号有效。27

例5-3

图中为上升沿触发D触发器的输入信号和时钟脉冲波形，设触发器的初始状态为0，确定输出信号Q的波形。28

常用集成电路边沿D触发器的型号为74LS74，图中SD、RD分别为异步置1端和异步置0端（或异步复位端）。

当异步置1端或异步置0端有效时，触发器的输出状态将立即被置1或置0，而不受CP脉冲和输入信号的控制。29

例5-4

下图为边沿D触发器构成的电路图，设触发器的初始状态Q1Q0=00，确定Q0及Q1在时钟脉冲作用下的波形。305.3JK触发器主要内容主从JK触发器的电路构成主从JK触发器的工作原理与逻辑功能一次变化现象（选讲）边沿JK触发器的逻辑功能主从JK触发器与边沿JK触发器的区别集成JK触发器74LS76315.3.1主从JK触发器

1．主从RS触发器由两个钟控RS触发器组成的主从RS触发器电路如图所示。32

（1）CP=1期间：主触发器工作，其输出状态按照下面特性方程变化：上式中，S、R为CP=1期间的输入信号，故主触发器还存在“空翻”。而从触发器保持输出状态不变。33

（2）CP由1变为0，即下降沿到来时，主触发器保持CP=1期间的最后输出状态不变并作为从触发器的输入；同时，从触发器开始工作：由于主触发器的两个输出始终相反，故从触发器的输出状态跟随主触发器的最后输出状态（根据钟控RS触发器的真值表得到）。故有：34（3）CP=0期间，即使S、R输入信号发生变化，主触发器的输出状态继续不变，这使得从触发器的输入不变，故从触发器保持上述动作后的输出状态不变。从触发器无“空翻”。

综上所述，在一个时钟周期内，主触发器可能发生多次翻转，但从触发器只发生一次翻转，故整个主从RS触发器克服了“空翻”现象。但其缺点也是显而易见的，即输入信号R、S仍然存在约束条件RS=0。35

2．主从JK触发器主从JK触发器在上述主从RS触发器基础上进一步改进而得到，通过引入反馈：

则此时输入S、R自动满足约束条件，且主触发器只发生一次翻转。36上式仅在CP的下降沿到来时有效。37在CP＝1的全部时间内，J、K输入信号均为有效输入信号主从JK触发器时序图38

由特性方程可得到主从JK触发器状态转换真值表（CP下降沿时刻）输入JK为0、0，输出保持；为0、1或1、0，输出与J相同。为1、1，输出翻转；39

例5-4

已知主从JK触发器J、K的波形如图所示，画出输出Q的波形图（设初始状态为0）。403．一次变化现象（选讲）在CP＝1期间，若J、K信号发生变化，可能会导致主触发器的状态发生变化，但只能变化一次。这种现象称为“一次变化现象”。一次变化现象可能带来的问题：

它最终会造成从触发器的错误翻转，从而引起整个JK触发器的错误翻转。41第3个CP脉冲期间，信号J有一个干扰如图虚线所示。干扰出现前，主、从触发器的状态都是Q=0；干扰出现后，使主触发器变为Q=1；干扰消失后，由于一次变化现象的存在，不能使主触发器恢复到原来的状态0，因此当第3个CP的下降沿到来后，从触发器的状态为Q=1。解释42若在CP=1期间，J、K信号发生了变化，就不能根据上述真值表或特性方程来决定输出Q，可按以下方法来处理：①若原态Q=0，则由J信号决定其次态，而与K无关。此时只要CP=1期间出现过J=1，则CP下降沿时Q为1。否则Q仍为0。②若原态Q=1，则由K信号决定其次态，而与J无关。此时只要CP=1期间出现过K=1，则CP下降沿时Q为0。否则Q仍为1。43

例5-5

设主从JK触发器的初态为1，试画出它的输出波形。Q445.3.2边沿JK触发器45边沿JK触发器具有以下特点：（1）边沿JK触发器在CP下降沿时产生翻转，但CP下降沿前瞬间的J、K输入信号为有效输入信号。（2）对于主从JK触发器，在CP＝1的全部时间内，J、K输入信号均为有效输入信号。故与主从JK触发器相比，边沿JK触发器大大减少了干扰信号可能作用的时间，从而增强了抗干扰能力。（3）边沿JK触发器的真值表、特性方程与主从JK触发器完全相同。（4）无“一次变化”问题。46CP下降沿前瞬间的J、K为有效输入信号边沿JK触发器时序图47例5-6

设边沿JK触发器的初态为0，输入信号波形如图所示，试画出它的输出波形。解：（1）以时钟CP的下降沿为基准，划分时间间隔，CP下降沿到来前为现态，下降沿到来后为次态。（2）每个时钟脉冲下降沿来到后，根据触发器的特性方程或状态转换真值表确定其次态。

48

例5-7

设边沿JK触发器的初态为0，输入信号波形如图所示，试画出它的输出波形。49例5-8

边沿JK触发器的J、K和CP的波形如图所示，画出Q的输出波形，设初始状态为0。50

例5-9

如图所示是边沿JK触发器的连接图，请画出输出端Q和的波形。若输入脉冲是连续的，且频率为fCP，则输出端Q的频率为fCP的一半，故此电路又称为二分频电路.

51

例5-10

边沿JK触发器FF0和FF1的连接如图所示，设两个触发器的初始状态都是0状态，试确定输出端Q1、Q0的波形，并写出由这些波形所表示的二进制序列。5253集成电路JK触发器边沿型集成JK触发器的常用型号有74LS73、74LS76等。545.4不同类型触发器的相互转换主要内容一种触发器转换为另一种触发器的方法T和T＇触发器D触